书名：数据库系统工程师考试历年试题分析与解答（第4版）pdf/doc/txt格式电子书下载

推荐语：内容新颖，题目解析清晰，编排紧凑，贴近考试大纲，通过数据库系统工程师考试必读书

作者：希赛教育软考学院编

出版社：电子工业出版社

出版时间：2012-04-01

书籍编号：30466842

ISBN：9787121160776

正文语种：中文

字数：221538

版次：4

所属分类：教材教辅-计算机类

版权信息

书名：数据库系统工程师考试历年试题分析与解答（第4版）

作者：希赛教育软考学院

ISBN：9787121160776

版权所有 · 侵权必究

前言

随着计算机技术的发展和其应用的普及，数据库应用系统得到了快速的发展，行业应用急需专业的数据库工程设计和管理人才。为此，全国计算机技术与软件专业技术资格（水平）考试（以下简称“软考”）于2004年11月推出了数据库系统工程师的认证考试，按照考试大纲的要求，通过本考试的合格人员能参与应用信息系统的规划、设计、构建、运行和管理；能按照用户需求，设计、建立、运行、维护高质量的数据库和数据仓库；能作为数据管理员管理信息系统中的数据资源，作为数据库管理员建立和维护核心数据库；能担任与数据库系统有关的技术支持，同时具备一定的网络结构设计及组网能力；具有工程师的实际工作能力和业务水平，能指导计算机技术与软件专业助理工程师（或技术员）工作。同时，国家人力资源和社会保障部也规定，凡是通过该考试者，即可认定为具有计算机技术与软件专业工程师职称。

正因为有行业的需求，有好的政策引导，参加软考的人员日渐增多。然而，软考是一个难度很大的考试，平均通过率很低。主要原因是考试范围十分广泛，涉及计算机专业的每门课程，还有数学、外语、系统工程、信息化和知识产权等知识领域，且注重考查新技术和新方法的应用。考试不但注重广度，还具有一定深度。特别是高级资格考试，要求考生不但具备扎实的理论基础知识，还要具备丰富的实战经验。

《数据库系统工程师考试历年试题分析与解答》是为全国计算机技术与软件专业技术资格（水平）考试数据库系统工程师级别而编写的考试用书，全书分析了历年数据库系统工程师考试的所有考题，对试题进行了详细的分析与解答，对有关重点和难点进行了深入的分析。编写组成员均为软考第一线的辅导专家，参与过历年的软考辅导、教程编写、软考阅卷等方面的工作，因此，本书凝聚了软考专家的知识、经验、心得和体会，集成了他们的精力和心血。

古人云“温故而知新”，又云“知己知彼，百战不殆”。对考生来说，阅读本书就是一个“温故”的过程，必定会从中获取到新知识。同时，通过阅读本书，考生还可以清晰地把握命题思路，掌握知识点在试题中的变化，以便在数据库系统工程师考试中洞察先机，提高通过的概率。

本书由希赛教育软考学院主编，参加编写的人员有桂阳、王勇、张友生、施游、胡钊源、何玉云、胡光超、左水林、邓旭光、周玲和谢顺。

在本书出版之际，要特别感谢全国计算机技术与软件专业技术资格（水平）考试办公室的命题专家们。本书除了引用历年考试试题，在编写过程中参考了许多相关的资料和书籍，在此恕不一一列举（详见参考文献列表），编者在此对这些参考文献的作者表示真诚的感谢！

由于编者水平有限，加上本书涉及的知识点多，书中难免有不妥和错误之处，恳请专家和读者不吝指教，我们将深为感激。

有关本书的反馈意见，读者可在希赛教育软考学院（http：//www.csairk.com）社区“书评在线”板块中的“希赛教育软考学院”栏目与作者交流。

希赛教育软考学院

2012年1月

第1章 计算机硬件基础

根据考试大纲，本章要求考生掌握以下知识点。

（1）计算机组成原理：CPU的组成、性能和基本工作原理。

（2）存储系统：存储器的组成、多级存储体系、RAID类型和特性。

（3）I/O系统：常用I/O设备、通信设备的性能和基本工作原理、I/O接口的功能、类型和特点。

（4）计算机体系结构：CISC/RISC、流水线操作、多处理机和并行处理。

（5）可靠性和性能评测：诊断与容错、系统可靠性分析评价、计算机系统性能评测方法、性能计算（响应时间、吞吐量、周转时间）、性能指标和性能设计、性能测试和性能评估。

从近年试题来看，有关计算机硬件基础方面考查的范围比较广，但所考查的知识都是一些基本概念。

试题1（2004年11月试题1～2）

内存按字节编址，地址从A4000H到CBFFFH，共有（1）字节。若用存储容量为32K×8bit的存储芯片构成该内存，至少需要 （2） 片。

（1）A.80K　B.96K　C.160K　D.192K

（2）A.2　B.5　C.8　D.10

试题1分析

由 CBFFF-A4000 就可以得出具体的容量大小：CBFFF-A4000+1=27FFF+1，转换为十进制，则为163840字节（Byte），即163840÷1024=160K字节。

因为芯片的容量是32K×8bit，即32K字节（1Byte=8bit），所以只要160÷32=5块存储芯片就可以实现该容量。

试题1答案

（1）C　（2）B

试题2（2004年11月试题3）

中断响应时间是指 （3）。

（3）A.从中断处理开始到中断处理结束所用的时间

B.从发出中断请求到中断处理结束后所用的时间

C.从发出中断请求到进入中断处理所用的时间

D.从中断处理结束到再次中断请求的时间

试题2分析

当CPU执行I/O请求指令时，向I/O控制器发出相应指令后，CPU并不等待I/O控制器返回的结果，而是继续执行其他操作。此时，I/O控制器负责和外设进行通信，当数据从其数据寄存器写到外设后或者外设的数据写入其数据寄存器后，I/O控制器向CPU发出中断请求，CPU响应中断，并进行相应的处理。注意，由于I/O控制器的数据寄存器大小有限，一次I/O请求往往要经过多次中断过程才能完成。由于CPU无须等待I/O控制器和外设的数据交换，因此提高了整个系统的效率。

1.中断的概念和分类

顾名思义，中断就是打断CPU正在执行的工作，让CPU去处理其他更加重要或者更为紧迫的任务。发起中断的事务称为中断源，中断源包括I/O设备、实时时钟、故障源、软件中断等。中断系统使得CPU摆脱了只能按照指令顺序执行的束缚，让计算在并行性、分时操作、故障处理等方面更加灵活。

根据中断源的不同，中断可以分为内部中断和外部中断。

内部中断是CPU内部产生的中断。在个人计算机（PC）中，内部中断又分为溢出中断、除法错中断、断点中断、软件中断及单步中断，可以使用软件中断实现DOS功能调用和基本BIOS调用，也可以使用单步中断实现程序的调试。

外部中断的中断源来自于CPU之外。外部中断按照CPU的响应可以分为可屏蔽中断和非屏蔽中断。非屏蔽中断是CPU一定要响应的中断，通常是计算机发生了紧急情况（如停电等）。可屏蔽中断大多是外设和时钟中断，在计算机处理一些不应该打断的任务时，可以通过设置屏蔽位来不响应这些中断。

2.中断处理过程

CPU收到中断请求后，如果是当前允许的中断，那么要停止正在执行的代码，并把内部寄存器入栈（保护现场），这个过程不能被再次打断，所以在保护现场的开始要先关中断，保护完后再开中断。保护现场的过程应该尽量短，以避免错过其他中断。这个过程消耗的时间称为中断响应时间。也就是说，中断响应时间是发出中断请求到中断处理程序开始执行之间的时间差。

然后，CPU开始执行中断处理程序。中断处理程序常常比较简单，通常是设置一些标志位，做一些简单的数据处理，而让其他更耗时的处理在非中断程序完成。中断处理程序完成后，需要将刚才保存的现场恢复（恢复现场），把入栈的寄存器出栈，继续执行被中断的程序。整个过程消耗的时间称为中断处理时间。当然，对于不同的中断及不同的应用，这个时间差别比较大，而且也不是一味求短，实际编写中断处理程序时要考虑其重要程度。现在大多数CPU都支持多级中断，即在运行中断处理程序时，还可以响应其他中断，形成中断嵌套。

3.中断的判断

当有多个中断源时，每个中断源使用自身的中断请求信号线与CPU相连，这种方式适用于中断源不是很多的情况，而CPU的外部中断引脚是有限的。

CPU使用专门程序依次查询判断是哪个中断源的请求，通过查询的次序，可以实现中断的优先级控制。

（1）硬件查询：在这种方式中，有一个中断确认信号链与I/O设备相连，某个外设发出中断请求后，中断确认信号开始在各处传递，发出中断请求的外设响应这个信号。

（2）总线仲裁：在这种方式中，外设需先得到总线控制权，发出中断请求，最后将设备号通过数据总线发给CPU。总线仲裁机制决定可以发信号的外设。

（3）中断向量表：中断向量表是一张有不同中断处理程序入口地址的表格。根据这种机制，每个中断源有不同的中断号，即中断向量，当CPU收到中断信号后，会根据中断号查询中断向量表，以得到该中断的处理程序的入口地址。

试题2答案

（3）C

试题3（2004年11月试题4）

若指令流水线把一条指令分为取指、分析和执行三部分，且三部分的时间分别是t_取指=2 ns，t_分析=2 ns，t_执行=1 ns，则100条指令全部执行完毕需（4）ns。

（4）A.13　B.183　C.193　D.203

试题3分析

有关流水线的执行时间计算问题，是数据库系统工程师考试中经常出现的一类试题，因此，考生务必要掌握流水线的基本原理和实现过程，以及影响流水线效率的因素。

在流水线中，其实每一条指令的执行时间并没有减少，而第一条指令完全没有能发挥流水线的优势，只有在3×操作周期的时间后才能执行完成，剩下的时间里每个操作周期将完成一条指令。同时，为了便于设计，一般取流水线中耗时最长的那个部分所需要的时间作为操作周期。

设流水线由m段组成，每段所需时间分别为Δt_i（1≤i≤m），完成n个任务的实际时间可计算如下：

流水线的操作周期受到基本操作中最慢的那个操作的制约。这里最慢的操作所需时间是2 ns，所以操作周期是2 ns。即总时间为：

注：实际设计时，这里应该是204 ns。因为每个部分都采用操作周期计算，而操作周期为2 ns，即第1条指令完毕需要的时间是6 ns而不是5 ns。

试题3答案

（4）D

试题4（2004年11月试题5）

在单指令流多数据流计算机（SIMD）中，各处理单元必须 （5）。

（5）A.以同步方式，在同一时间内执行不同的指令

B.以同步方式，在同一时间内执行同一条指令

C.以异步方式，在同一时间内执行不同的指令

D.以异步方式，在同一时间内执行同一条指令

试题4分析

1966年，Michael.J.Flynn提出根据指令流、数据流的多倍性特征对计算机系统进行分类（通常称为Flynn分类法），有关定义如下所述。

● 指令流：指机器执行的指令序列。

● 数据流：指由指令流调用的数据序列，包括输入数据和中间结果，但不包括输出数据。

● 多倍性：指在系统性能瓶颈部件上同时处于同一执行阶段的指令或数据的最大可能个数。

Flynn根据不同的指令流-数据流组织方式，把计算机系统分成四类，如表1-1所示。

表1-1 Flynn分类法

（1）单指令流单数据流（SISD）：SISD其实就是传统的顺序执行的单处理器计算机，其指令部件每次只对一条指令进行译码，并且只为一个操作部件分配数据。流水线方式的单处理机有时也被当做SISD。值得注意的是，Intel公司的奔腾PII中开始采用MMX技术，引进了一些新的通用指令，从某种意义上使用了单指令流多数据流的思想，但是，与Intel公司的前几代产品（X86/Pentium）相比，其指令序列的执行方式和调用数据的方式没有发生根本性的变化，所以从整体上来看，采用奔腾PII芯片的PC仍属于SISD类。

（2）单指令流多数据流（SIMD）：SIMD以并行处理机（阵列处理机）为代表，并行处理机包括多个重复的处理单元PU1～PUn，由单一指令部件控制，按照同一指令流的要求为它们分配各自所需的不同数据。相联处理机也属于这一类。

（3）多指令流单数据流（MISD）：MISD具有n个处理单元，按n条不同指令的要求对同一数据流及其中间结果进行不同的处理。一个处理单元的输出又作为另一个处理单元的输入。这类系统实际上很少见到。有文献把流水线看做多个指令部件，称流水线计算机是MISD。

（4）多指令流多数据流（MIMD）：MIMD是指能实现作业、任务、指令等各级全面并行的多机系统。多处理机属于MIMD。当前的高性能服务器与超级计算机大多具有多个处理机，能进行多任务处理，称为多处理机系统。不论是大规模并行处理机MPP（Massively Parallel Processor）或对称多处理机SMP（Symmetrical Multi-Processor），都属于这一类。

Flynn分类法是最普遍使用的分类法，其他的分类法如下。

（1）冯氏分类法：由冯泽云在1972年提出，冯氏分类法用计算机系统在单位时间内所能处理的最大二进制位数来对计算机系统进行分类。

（2）Handler分类法：由Wolfgan Handler在1977年提出，Handler分类法根据计算机指令执行的并行度和流水线来对计算机系统进行分类。

（3）Kuck分类法：由David J.Kuck在1978年提出，Kuck分类法与Flynn分类法相似，也是用指令流、执行流和多倍性来描述计算机系统特征，但其强调执行流而不是数据流的概念。

试题4答案

（5）B

试题5（2004年11月试题6）

单个磁头在向盘片的磁性涂料层上写入数据时，是以 （6） 方式写入的。

（6）A.并行　B.并-串行　C.串行　D.串-并行

试题5分析

串行通信中，两个设备之间通过一对信号线进行通信，其中一根为信号线，另外一根为信号地线，信号电流通过信号线到达目标设备，再经过信号地线返回，构成一个信号回路。

并行通信中，基本原理与串行通信没有区别。只不过使用了成倍的信号线路，从而一次可以传送更多位信号。

单磁头可以看做一对信号线路，所以是以串行方式写入数据。

试题5答案

（6）C

试题6（2004年11月试题7～8）

容量为64块的Cache采用组相联方式映像，每块大小为128个字，每4块为一组。若主存容量为4096块，且以字编址，那么主存地址应该为 （7） 位，主存区号为 （8） 位。

（7）A.16　B.17　C.18　D.19

（8）A.5　B.6　C.7　D.8

试题6分析

Cache（高速缓冲存储器）的功能是提高CPU数据输入/输出的速率，突破所谓的“冯·诺依曼瓶颈”，即CPU与存储系统间数据传送带宽限制。高速存储器能以极高的速率进行数据的访问，但由于其价格高昂，如果计算机的主存储器完全由这种高速存储器组成则会大大增加计算机的成本。通常在CPU和主存储器之间设置小容量的Cache。Cache容量小但速度快，主存储器速度较低但容量大，通过优化调度算法，系统的性能会大大改善，仿佛其存储系统容量与主存相当而访问速度近似于Cache。在计算机的存储系统体系中，Cache是访问速度最快的层次。

使用Cache改善系统性能的依据是程序的局部性原理。依据局部性原理，把主存储器中访问概率高的内容存放在Cache中，当CPU需要读取数据时就首先在Cache中查找是否有所需内容，如果有则直接从Cache中读取；若没有，则再从主存中读取该数据，然后同时送往CPU和Cache。如果CPU需要访问的内容大多都能在Cache中找到（称为访问命中，hit），则可以大大提高系统性能。

当CPU发出访问请求后，存储器地址先被送到Cache控制器以确定所需数据是否已在Cache中，若命中则直接对Cache进行访问，这个过程称为Cache的地址映射。常见的映射方法有直接映射、相联映射和组相联映射。

（1）直接映射：以随机存取存储器作为Cache存储器，硬件电路较简单。在进行映射时，存储器的地址被分成三部分，从高到低依次为：高位地址标识符、块号，以及块内地址。首先按照块号访问Cache，把该块的tag值与存储器地址中的tag域进行比较，若相同则根据地址中的word域对该项数据进行读写，若tag不相符则说明访问未命中。直接映射方式也是一种多对一的映射关系。

（2）相联映射：使用相联存储器作为Cache，其速度快于直接映射，但是硬件电路较复杂，而且价格也较昂贵。使用相联存储器组成的Cache存储器，其基本单元分成两部分：地址部分和数据部分。数据部分用于存放数据，而地址部分则存放该数据的存储器地址。当进行映射时，相联存储器把CPU发出的存储器地址与Cache内所有的地址信息同时进行比较，以确定是否命中。全相联映射方式因其电路难于设计和实现，而只适用于小容量Cache。

（3）组相联映射：组相联映射的每一个Cache块中有两个或两个以上不同的tag域，每一个tag域则对应着一个数据域。这样，Cache中同一项的两个（或多个）数据有相同的block值和word值，但是可以有不同的tag值，从而弥补了直接映射机制的缺陷。当CPU发出读写请求后，地址信息中的block域用来访问Cache存储器。存储器地址所含的tag域则同时和同一块中所有的tag进行比较，以确定是否命中。为了加快tag的比较过程，可以采用相联存储器的方式并行地进行比较，这就是组相联名称的由来。组相联映射方式适度地兼顾了相联和直接映射两种方式的优点。在Cache容量相等的条件下，组相联映射比直接映射方式有更高的命中率。

若计算机的Cache容量大，速度快，而且运行的程序又能使CPU读写的数据经常在Cache中获得，则该程序执行的速度就快，也就是说如果程序短，访问存储器的局部性比较大，Cache的命中率就会比一般程序高。采用这种程序来评价计算机性能时往往性能偏好。

本题为组相联的Cache，存储器的主存地址和Cache地址格式为：

区号的长度由主存分区的区数确定，组号的长度由一个区所分的组数确定，块号的长度由一个组所分的块数确定，块内地址由块的大小确定。

所以依据题意得：Cache分4块为一组，所以块长度=log₂4=2；64块的Cache可以分为16组，所以组号长度=log₂16=4；字块大小为128，所以块内地址长度=log₂128=7。

由于Cache分为64块，所以主存分为4096/64=64个区，区号长度=log₂64=6。主存块长度=log₂4=2；主存组号长度=log₂16=4；主存块内地址长度=log₂128=7。总长度=区号长度+组号长度+块长度+块内地址长度=19。

试题6答案

（7）D　（8）B

试题7（2005年5月试题1～2）

在计算机中，最适合进行数字加减运算的数字编码是 （1），最适合表示浮点数阶码的数字编码是（2）。

（1）A.原码　B.反码　C.补码　D.移码

（2）A.原码　B.反码　C.补码　D.移码

试题7分析

本题实际上是考查考生对原码、反码、补码和移码的理解，如果对这几种码制的特性比较熟悉，题目自然就迎刃而解了。一个正数的原码、补码、反码是相同的，负数则不同。下面简单介绍一下这几种码制的各自特色。

1.原码

原码是将最高位用做符号位（0表示正数，1表示负数），其余各位代表数值本身的绝对值的表示形式，这种方式是最容易理解的。例如，+11的原码是00001011，-11的原码是10001011。

但是在计算时直接使用原码会有麻烦。比如（1）₁₀+（-1）₁₀=0，如果直接使用原码，则：

这样计算的结果是-2，也就是说，使用原码直接参与计算可能会出现错误的结果。所以，原码的符号位不能直接参与计算，必须与其他位分开，这样会增加硬件的开销和复杂性。

2.反码

正数的反码与原码相同。负数的反码符号位为1，其余各位为该数绝对值的原码按位取反。这个取反的过程使得这种编码称为反码。例如，-11的反码是11110100。

同样对上面的加法，使用反码的结果是：

这样的结果是负0，而在人们普遍的观念中，0是不分正负的。反码与原码的特性刚好相反，反码的符号位可以直接参与计算，减法运算能得到正确结果，但直接进行加法运算无法得到正确结果。

3.补码

正数的补码与原码相同。负数的补码是该数的反码加1，这个加1就是“补”。例如，-11的补码是11110101。

再次做加法是这样的：

因此，直接使用补码进行计算的结果是正确的。对一个补码表示的数，要计算其原码，只要对它再次求补就可以了。

由于补码能使符号位与有效值部分一起参加运算，从而简化运算规则，同时它也使减法运算转换为加法运算，进一步简化计算机中运算器的电路，所以在大部分计算机系统中，数据都使用补码表示。

4.移码

移码是在补码的基础上把首位取反得到的，这样使得移码非常适合于阶码的运算，所以移码常用于表示阶码。

试题7答案

（1）C　（2）D

试题8（2005年5月试题3）

如果主存容量为16MB，且按字节编址，表示该主存地址至少应需要 （3） 位。

（3）A.16　B.20　C.24　D.32

试题8分析

根据主存容量或芯片的规格求地址的位数，或者数据线的数量，这种题型在考试中经常出现，知道规则就很容易解题。

只要把主存的容量写成2的N次方的形式，即可求得地址线的数目。这个N就是地址的位数，例如，题目中的16M=2²⁴，所以，表示该主存地址至少需要24位。其实这种规律也是从实践过程中总结出来的，我们来看几个简单的例子：

如果地址线有1根，则可以表示2个地址，即0，1，刚好满足2¹=2；

如果地址线有2根，则可以表示4个地址，即00，01，10，11，满足2²=4；

如果地址线有3根，则可以表示8个地址，即000，001，010，011，100，101，110，111，满足2³=8；

依此类推，也就把规律总结出来了。

试题8答案

（3）C

试题9（2005年5月试题4～6）

操作数所处的位置，可以决定指令的寻址方式。操作数包含在指令中，寻址方式为 （4）；操作数在寄存器中，寻址方式为 （5）；操作数的地址在寄存器中，寻址方式为 （6）。

（4）A.立即寻址　B.直接寻址　C.寄存器寻址　D.寄存器间接寻址

（5）A.立即寻址　B.相对寻址　C.寄存器寻址　D.寄存器间接寻址

（6）A.相对寻址　B.直接寻址　C.寄存器寻址　D.寄存器间接寻址

试题9分析

本题考查的是考生对操作数几种基本寻址方式的理解。操作数寻址有以下方式。

1.隐含寻址

在指令中不明显地给出而是隐含着操作数的地址。例如，单地址的指令格式，没有在地址字段中指明第二操作数地址，而是规定累加寄存器AC作为第二操作数地址，AC对单地址指令格式来说是隐含地址。

2.立即寻址

指令的地址字段指出的不是操作数的地址，而是操作数本身。这种方式的特点是指令执行时间很短，不需要访问内存取数。题目中所说的“操作数包含在指令中”的寻址方式就是立即寻址。

例如，单地址的移位指令格式为：

这里 D 不是地址，而是一个操作数。F 为标志位，当 F=1 时，操作数进行右移；当 F=0时，操作数进行左移。

3.直接寻址

直接寻址的特点是在指令的地址字段中直接指出操作数在内存的地址D。

采用直接寻址方式时，指令字中的形式地址D就是操作数的有效地址E，即E=D。因此，通常又把形式地址D称为直接地址。此时，由寻址模式给予指示。如果用S表示操作数，那么直接寻址的逻辑表达式为S=（E）=（D）。

4.间接寻址

间接寻址的情况下，指令地址字段中的形式地址D不是操作数的真正地址，而是操作数地址的指示器，D单元的内容才是操作数的有效地址。

如果把直接寻址和间接寻址结合起来，则指令有如下形式：

寻址特征位I=0，表示直接寻址，这时有效地址E=D；I=1，表示间接寻址，这时有效地址E=（D）。

间接寻址方式是早期计算机中经常采用的方式，但由于两次访问内存，影响指令执行速度，现在已不大使用。

5.寄存器寻址方式和寄存器间接寻址方式

当操作数不是放在内存中，而是放在CPU的通用寄存器中时，可采用寄存器寻址方式。此时指令中给出的操作数地址不是内存的地址单元号，而是通用寄存器的编号。这也就是题目中所说的“操作数在寄存器中”的寻址方式。

寄存器间接寻址方式与寄存器寻址方式的区别在于：前者指令格式中的寄存器内容不是操作数，而是操作数的地址，该地址指明的操作数在内存中。这也就是题目中所说的“操作数的地址在寄存器中”的寻址方式。

6.相对寻址方式

相对寻址是指把程序计数器PC的内容加上指令中的形式地址D而形成操作数的有效地址。程序计数器的内容就是当前指令的地址。相对寻址是相对于当前的指令地址而言的。采用相对寻址方式的好处是程序员无须用指令的绝对地址编程，所编写的程序可以放在内存中的任何地方。

在相对寻址方式中，形式地址D通常称为偏移量，其值可正可负，相对于当前指令地址进行浮动。

7.基址寻址方式

基址寻址方式是将CPU中基址寄存器的内容加上指令中的形式地址而形成操作数的有效地址。它的优点是可以扩大寻址能力。与形式地址相比，基址寄存器的位数可以设置得很长，从而可以在较大的存储空间中寻址。

8.变址寻址方式

变址寻址方式与基址寻址方式计算有

....