书名：微机原理及应用pdf/doc/txt格式电子书下载

推荐语：

作者：李鹏,雷鸣,白凯、等编

出版社：电子工业出版社

出版时间：2014-01-01

书籍编号：30467650

ISBN：9787121220739

正文语种：中文

字数：171021

版次：1

所属分类：教材教辅-大学

版权信息

书名：微机原理及应用

作者：李鹏　雷鸣　白凯　等

ISBN：9787121220739

版权所有 · 侵权必究

前言

“微机原理及应用”是计算机、通信、自动化、测控仪器、机械制造及其自动化等专业一门十分重要的专业基础课程。编写本书的目的是让读者从理论和实践上掌握微型计算机的工作原理和汇编语言程序设计，掌握微机的组成结构和常用的接口技术，建立微型计算机系统的整体概念，了解当前微机的新技术与新理论，学会微机系统接口的设计方法及编程应用。培养学生初步具备微机硬、软件开发应用的能力，为相关后续课程的学习奠定良好的基础。

在当今，微机中的CPU一般已经由单核更换为双核或四核，但是，其CPU仍然遵循IA-32结构；虽然出现了64位CPU，但是，微机中 32位CPU仍然占主导地位。因此，本书以32位系列微处理器为主线，保留经典的微机技术，增加计算机的新知识。为解决微机原理及应用教材覆盖知识面宽、教与学难度大的困惑，作者在编写教材过程中，注意到了由浅入深和内容结构优化组合的问题。

全书共11章，主要内容包括：

第1章 介绍了数字逻辑、基本的逻辑部件和计算机运算基础，对于具有先导课程作基础的学生，教师在教学计划中可以根据情况省略。

第2章 微型计算机系统概述，介绍了微型计算机系统组成，包括16位微机结构、32位微机结构，以及当前微机的分层结构、软件系统等，期望学生建立微型计算机的整体概念，明确下一步学习的要求。

第3章 微处理器，介绍了16位、32位微处理器、多核处理器，IA-32处理器的工作模式，Pentium微处理器的功能结构、引脚信号、总线周期、超标量流水线技术等。

第4章 将指令系统与汇编语言程序设计合成一章，包括16位、32位指令系统及汇编语言编程。本章配合大量程序例题，突出了重点，期望便于教学、让学生容易理解与掌握。

第5章 存储器技术，包括主存储器、外存储器和虚拟存储器技术等。主存储器包括SRAM、ROM、DRAM，16位、32位、64位微机的内存组织，高速缓冲存储器（Cache控制器82385和多核处理器的Cache）。外存包含硬盘和光盘存储器。

第6章 输入/输出接口技术及中断，将外设接口基本技术、DMA及中断系统整合成一章。内容丰富，包含I/O端口技术、16位与32位机输入/输出端口的译码、输入/输出传送数据的方式，DMA技术、可编程中断控制器82C59A、实模式的中断技术、保护模式的中断技术等。

第7章 微机的并行接口技术及应用，重点介绍了可编程并行接口芯片8255A及综合应用举例、微机的并行打印机接口技术。

第8章 定时/计数技术，主要介绍了可编程时间间隔定时器芯片82C54及应用举例，简单介绍了定时器/计数器8253。

第9章 微机的串行通信接口技术，介绍了可编程异步通信接口芯片INS8250及其编程、EIA RS-232-C串行通信接口标准、通用串行总线USB，还介绍了基于串行传输的键盘接口技术和鼠标接口技术。

第10章 模/数和数/模转换技术，重点介绍了D/A转换芯片DAC0832和DAC1210、A/D转换芯片ADC0809和AD574，并阐述了各芯片与计算机的硬件连接及软件编程。

第11章 总线技术，介绍了总线的基本知识，重点阐述了外部总线IDE、局部总线PCI和高速图形加速接口AGP。

本书每章都有适量的例题与习题，帮助读者巩固和应用学到的知识。建议理论教学安排48～54学时，实践教学根据实际情况，可安排10～18学时。为便于教师组织教学与学生自学，本书配有电子教案，读者可以登录华信教育资源网（www.hxedu.com.cn）注册下载。

本书由李鹏主编，负责大纲的制定与统稿，并编写第1、4、6、8、10章。雷鸣编写第5章，白凯编写第7章，陈沅涛（长沙理工大学）编写第3、9章，许琼方（衡阳师范学院）编写第2、11章。赵立辉、林华、魏登峰、张健、徐阳等老师参加了编程、调试与校对等工作。

武汉大学甘良才教授（博导）对本书的编写和审稿付出了辛勤的劳动。衡阳师范学院李浪教授对本书的大纲提出了宝贵建议，武汉大学禹立老师给予了许多具体的指导与帮助。索蓉霞编辑仔细审阅与修改了全部书稿。在此一并表示最真诚的感谢！

由于时间仓促与编者的学识水平有限，疏漏和不当之处在所难免，敬请读者不吝指正，以便在今后的修订中加以改进。

编者

2014年1月

第1章 数字电路基础与计算机运算基础

1.1 逻辑代数的基本运算和逻辑门电路

1.1.1 逻辑代数的基本运算规则和基本公式

逻辑代数是由常量（0、1）、逻辑变量集及“与”、“或”、“非”等逻辑运算符所构成的代数系统。

逻辑变量集是指逻辑代数中所有可能变量的集合，可以用任何字母表示，每个变量的取值只能为1或0，在逻辑运算中，1代表“真”，0代表“假”，在计算机系统中，往往用半导体器件的高电平和低电平（触发器的两个状态）表示。

1.逻辑代数的基本运算规则

“与”运算（逻辑乘）：

0·0=0，0·1=0，1·0=0，1·1=1

A·0=0，A·1=A，A·A=A，=0

“或”运算（逻辑加）：

0+0=0，0+1=1，1+0=1，1+1=1

A+0=A，A+1=1，A+A=A，=1

“非”运算（逻辑非）：

，，

2.逻辑代数基本公式

交换律：

A+B=B+A，　A·B=B·A

结合律：

A+（B+C）=（A+B）+C，　（A· B）· C=A·（B· C）

分配律：

A·（B+C）=A·B+A·C，A+B·C=（A+B）·（A+C）

吸收律：

A+A · B=A，　A ·（A+B）=A

反演律：

，

1.1.2 门电路

计算机所执行的逻辑运算、控制与传输等操作都是依据逻辑电路来完成的，逻辑电路包括组合逻辑电路和时序逻辑电路，它们都是由基本门电路组成的，基本门电路包括与门、或门、非门和异或门。逻辑电路具有输入和输出的功能，输入端和输出端均具有两个状态，即高电平和低电平，例如，高电平3.6V，低电平0.3V，在正逻辑的情况下，分别表示逻辑1和逻辑0。

1.“与门”电路

“与门”电路具有两个或两个以上输入端和一个输出端，输出端的逻辑状态取决于两个或两个以上输入端实现逻辑乘运算的结果。2输入与门的真值表如表1-1所示，逻辑函数式是：

Y=A∧B，或Y=A?B，或简化为Y=AB，“与门”逻辑符号如图1-1（a）所示，“与”逻辑的实例见图1-1（b）。在图1-1（b）中，设开关A、B向下（接通）为1，向上（断开）为0，则只有当开关A、B均接通时，灯泡才点亮；灯泡点亮为1，熄灭为0。

表1-1“与门”真值表

图1-1“与门”逻辑符号和逻辑实例

由以上分析可以看出，逻辑函数式、真值表及逻辑符号（或逻辑电路图）分别都是表示逻辑关系的一种形式，即对于同一个命题（某一个逻辑关系），可以用其逻辑函数式表示，也可以用其真值表表示，还可以用其逻辑电路图表示，每一种表示都有其特定的功能。值得注意的是真值表，所谓真值表是根据命题（或逻辑关系式）中各变量的各种可能组合状态及对应的运算结果，用穷举法综合成的一个表，从表中可以看出输出函数与输入变量之间的逻辑关系，也可以利用它来求出逻辑表达式，并进行化简。

2.“或门”电路

“或门”电路具有两个或两个以上输入端和一个输出端，输出端的逻辑状态取决于两个或两个以上输入端实现逻辑或运算的结果。2输入或门的真值表如表1-2所示，逻辑函数式是：

Y=A∨B，或Y=A+B

“或门”逻辑符号如图1-2（a）所示，或逻辑的实例见图1-2（b）。在图1-2（b）中，设开关A、B接通为1，断开为0，则当开关A、B任意一个接通时，灯泡就点亮；灯泡点亮为1，熄灭为0。

表1-2“或门”真值表

图1-2“或门”逻辑符号和逻辑实例

3.“非门”电路

“非门”电路具有一个输入端和一个输出端，输出端的逻辑状态是输入端逻辑状态的相反状态。“非门”的真值表如表1-3所示，逻辑函数式是：

“非门”逻辑符号如图1-3（a）所示，非逻辑的实例见图1-3（b）。在图1-3（b）中，设开关A接通为1，断开为0，则当开关A断开时，灯泡就点亮，当开关A接通时，灯泡就熄灭；灯泡点亮为1，熄灭为0。

表1-3“非门”真值表

图1-3“非门”逻辑符号和逻辑实例

4.“异或门”电路

“异或门”电路具有两个输入端和一个输出端，输出端的逻辑状态取决于两个输入端实现逻辑异或运算的结果。异或门的真值表如表1-4所示，逻辑函数式是：

Y=A⊕B

“异或门”逻辑符号如图1-4（a）所示，异或逻辑的实例见图1-4（b）。

在图1-4（b）中，设开关A、B向上为1，向下为0，只有当开关A、B一个向上一个朝下时，灯泡就点亮；灯泡点亮为1，熄灭为0。

表1-4“异或门”真值表

图1-4“异或门”逻辑符号和逻辑实例

5.其他逻辑符号

在数字逻辑电路中，为了便于描述与识图，常采用图1-5所示的逻辑符号，图中描述了8种逻辑符号及其对应的逻辑表达式。

图1-5 其他逻辑符号及其逻辑表达式

1.1.3 逻辑运算

根据逻辑运算的规则，应用逻辑器件可以设计计算机中的逻辑运算部件，逻辑运算部件可以实现两个N位二进制数的运算，例如，逻辑“与”、逻辑“或”、逻辑“异或”等运算。

1.逻辑“与”运算

逻辑“与”运算又称逻辑乘运算，根据运用的场合不同，可以使用的运算符有：×、·、∧及AND等几种表达形式，“与”运算产生两个逻辑变量的逻辑积，两个N位二进制数实现逻辑与，其运算规则是两个N位二进制数中位权值相等的位相“与”，产生N位二进制数的逻辑积。

【例1-1】 已知A=10101101，B=00001111，求Y=A·B。

2.逻辑“或”运算

逻辑“或”运算又称逻辑加运算，根据运用的场合不同，可以使用的运算符有：+、∨及OR等几种表达形式，“或”运算产生两个逻辑变量的逻辑或，两个N位二进制数实现逻辑或，其运算规则是两个N位二进制数中位权值相等的位相“或”，产生N位二进制数的逻辑或。

【例1-2】 已知A=10101101，B=00001111，求Y=A+B。

3.逻辑“非”运算

逻辑“非”运算对单一的逻辑变量进行求反运算，为逻辑否定，逻辑1取反为逻辑0，逻辑0取反为逻辑1，如果对变量A取反，其运算符是在变量上边画一横线，用表达式表示为：Y=。对N位二进制数求反，是将N位二进制数中各位逐位取反，其结果就是原二进制数的反。

【例1-3】 已知A=10101101，求。

4.逻辑“异或”运算

逻辑“异或”根据运用的场合不同，可以使用的运算符有：⊕、∀及XOR等几种表达形式，“异或”运算产生两个逻辑变量之间的“不相等”的逻辑加，两个N位二进制数实现逻辑异或，其运算规则是两个N位二进制数中位权值相等的位相“异或”，产生N位二进制数的逻辑异或。

【例1-4】 已知A=10101101，B=00001111，求Y=A⊕B

1.1.4 加法电路

1.一位全加器

一位全加器的逻辑电路如图1-6（a）所示，图1-6（b）是一位全加器的逻辑符号。从图1-6（a）中可以看出，A_i是被加数，B_i是加数，C_i是低一位相加后，向本位产生的进位，S_i 是本位和，C_i+1是本位相加后，向高位产生的进位信号。

图1-6 一位全加器逻辑符号和逻辑电路

一位全加器的真值表如表1-5所示，从表中可以看出，真值表可以由1到多个输入变量和1到多个输出函数组成，一位全加器有3个输入变量和两个输出函数。

表1-5 一位全加器的真值表

依据真值表中的内容，通过写最小项的方法，可以找出一位全加器的逻辑函数表达式，并且运用逻辑代数的基本运算规则和基本公式进行化简：

根据式（1-1）和式（1-2），设计出一位全加器的逻辑电路图如图1-6（a）所示。

2.串行进位的4位二进制数加法电路

用4个一位全加器构成串行进位的4位二进制数加法电路如图1-7所示。在图中，实现两个4位二进制数相加，即A₃A₂A₁A₀+B₃B₂B₁B₀=C₄S₃S₂S₁S₀。例如，1010+1011=10101，在结果中，最高进位C₄=1，4位和S₃S₂S₁S₀=0101。

图1-7 串行进位的4位二进制数加法电路

1.2 基本逻辑部件

微型计算机中的基本逻辑部件主要有寄存器、计数器、译码器及三态缓冲器等，构成基本逻辑部件的基本单元电路则是各种门电路和触发器，触发器主要包括同步R-S触发器、D触发器、J-K触发器及T触发器等。逻辑部件的主要作用是对二进制数进行存储、传送及变换等。

1.2.1 触发器

各类触发器都是由基本的门电路组成，触发器是具有记忆二进制数的基本逻辑电路，它有两个互补的输出端，它能接收、保持和输出二进制的信息。

1.基本R-S触发器

基本R-S触发器由两个与非门的输入输出端交叉连接构成，如图1-8所示。它是最简单的触发器，具有两个互补的输出端，一般触发器的输出级由它构成。两个输入端分别是和，其中，端被称为置位端，端被称为复位端，两个互补的输出端Q和分别称为原变量输出端和反变量输出端。当和分别为0和1时，则Q=1，。反之，当和分别为1和0时，则Q=0，。当和都为1时，触发器的状态保持不变。而当和都为0时，Q和都为1。一旦和都变成1时，则输出端的状态不确定。

2.同步R-S触发器

在基本R-S触发器中，触发器输出端的状态直接由输入端的状态来确定，没有控制信号的参与。在一般的触发器中，都有一个时钟脉冲信号CP（Clock Pulse）来控制触发器的翻转（或称触发）。有了时钟脉冲信号CP后，触发器的状态不是在输入信号（R，S）变化时立刻转换，而是只有在时钟脉冲信号CP到来后才触发。当然，触发器被触发后，可能翻转，也可能这次触发后，不翻转，即保持原状态不变。如果多个触发器使用同一个时钟脉冲，则多个触发器都在同一时刻触发，故称为同步R-S触发器。显然，前面的基本R-S触发器又可称为异步R-S触发器。

同步R-S触发器的逻辑图如图1-9所示，它由基本R-S触发器和两个与非门构成，时钟脉冲信号CP同时控制两个与非门的输入端，S端和R端分别位于Q和两边。

图1-8 基本R-S触发器的逻辑图

图1-9 同步R-S触发器的逻辑图

其工作原理分两种情况：第一，当时钟脉冲信号CP=0时，两个与非门的输入端均被封锁，即S和R端信号的状态不会影响两个与非门的输出，此时，两个与非门输出恒为1，基本R-S触发器的输出状态保持不变。第二，当时钟脉冲信号CP=1时，两个与非门的输出状态则分别由S和R的状态来确定。值得注意的是：当S=1，R=0时，则Q=1，，Q和S状态相同，和R状态相同。反过来，当S=0，R=1时，则Q=0，，也是Q和S状态相同，和R状态相同。R、S都为0时，触发器的状态保持不变。R、S都为1时，时钟脉冲信号CP由0变1时，触发器的两个输出端均为1状态，一旦CP由1变为0时，则触发器的输出状态不确定。同步R-S触发器一般用在主从式R-S触发器中，作为主从式R-S触发器中的从触发器，或者在应用过程中，使其不可能出现R、S同时为1的状态。

3.D触发器

由以上可知，同步式R-S触发器不允许R端和S端同时输入1信号，如果保留S端，且改名为D端，而R输入端连接到另一个与非门的输出端，时钟脉冲信号CP的连接及其他电路都不改变，则构成了电平触发的D触发器，图1-10为D触发器的逻辑图和逻辑符号，真值表如表1-6所示。

主要工作原理是：当CP为逻辑1时，该触发器的输出随输入D端的状态变化而改变，而当CP=0时，两个与非门均输出为1状态，基本R-S触发器保持。可以概括为：当CP=1时，D触发器被触发，触发后的输出状态Qⁿ⁺¹与D有关，且与输入端D的数据相同，而与前一时刻的输出状态Qⁿ无关，当CP=0时，D触发器锁存数据不变。

4.J-K触发器

J-K触发器的逻辑图及逻辑符号如图1-11所示，真值表如表1-7所示。它是在同步R-S触发器的基础上，增加了两条反馈连线，并将S端改名为J端，R端改名为K端。主要工作原理是：因为Q和总是互补的两个输出端，分别控制两个与非门，使得两个与非门不可能同时处于开启的状态，也就允许J、K两个输入端可以出现四种组合中的任意一种。

图1-10 D触发器的逻辑图和逻辑符号

表1-6 D触发器真值表

图1-11 J-K触发器的逻辑图和逻辑符号

表1-7 J-K触发器真值表

5.T触发器

将上述J-K触发器的J、K连接起来，作为T触发器的输入端T，便构成了T触发器，逻辑图与逻辑符号如图1-12所示。当T=0时，相当于J-K触发器的J、K均输入0的情况，在CP触发后，T触发器保持不变。而当T=1时，相当于J-K触发器的J、K均输入1的情况，在CP触发后，T触发器状态变反，其真值表如表1-8所示。

图1-12 T触发器的逻辑图和逻辑符号

表1-8 T触发器真值表

1.2.2 寄存器

寄存器是用来存放二进制信息的一种时序电路，它具有接收和存储二进制信息的功能，也是微机中用得最多的逻辑部件之一，在各种微处理器内部有许多不同宽度的寄存器。寄存器有许多不同的类型，通常，按照有无移位功能分，可分为基本寄存器和移位寄存器。移位寄存器按照移位方向分，可以分为单向移位寄存器和双向移位寄存器。按照数据的输入方式分，可以分为并行输入和串行输入。按照数据的输出方式分，可以分为并行输出和串行输出。

图1-13是并行输入并行输出的4位寄存器，可以并行接收和寄存4位二进制数，组成寄存器的基本电路是触发器，该寄存器由4个具有异步复位端的D触发器、一个非门及一个驱动器组成。当时，4个D触发器的Q端都清为0状态；当时，D触发器可以接收数据，在CP脉冲的上升沿，寄存器接收数据，使得Q₃=D₃，Q₂=D₂，Q₁=D₁，Q₀=D₀。如果扩充4个相同的D触发器，则可以构成并行输入并行输出的8位寄存器。

图1-13 并行输入并行输出的4位寄存器

1.2.3 移位寄存器

图1-14是串行输入的4位移位寄存器，它由4个D触发器组成，前一个D触发器的输出端（Q端）接至下一个触发器的数据输入端（D端），二进制数从左端输入，经过4个移位时钟脉冲后，数据到达Q₃，并从Q₃输出，该移位寄存器是按照串行输入和串行输出方式工作的，也可以从寄存器的Q₃、Q₂、Q₁、Q₀输出，在这种情况下，移位寄存器是按串行输入并行输出方式工作的。如果在Q₃的右边扩充4个相同的D触发器，相当于2个4位移位寄存器的串接，便可以构成串行输入的8位移位寄存器。

图1-14 串行输入的4位移位寄存器

1.2.4 计数器

计数器也是微型计算机中常用的一种逻辑部件。按加、减计数的功能分，它分为加计数器和减计数器；按工作方式分，可以分为同步计数器和异步计数器；按进位制分，可以分为二进制计数器、二-十进制或称BCD（Binary Coded Decimal）计数器和任意进制计数器。

由3个J-K触发器构成的3位同步二进制加计数器的逻辑电路图如图1-15所示，3个J-K触发器的时钟脉冲CP公用一个时钟脉冲信号，所以称之为同步计数器，时钟脉冲CP也就是计数脉冲输入端。注意，工作波形图说明组成计数器的3个J-K触发器都是下降沿触发的触发器。如果3个J-K触发器的初始状态为0，输入7个时钟脉冲CP后，也就是记忆7个脉冲后，3个触发器均为1状态，即为111，表示十进制数是7。再输入一个CP脉冲后，3个触发器的输出端均回到了0状态，如图1-16所示为其工作波形图。这样，用3个触发器构成的是按二进制加计数方式计数的，于是，实现了一个八进制加计数器，每输入8个CP脉冲后，在Q₂端输出一个完整的脉冲，从另一方面讲，只要Q₂端输出一个完整的脉冲，说明已经记忆了8个脉冲，故称之为八进制计数器。

如果CP脉冲是周期性脉冲信号，且脉冲周期是1ms，则Q₂的周期是8ms，只要Q₂出现一次下降沿，说明有了8ms的定时时间，因此，计数器可以实现定时的作用。

同样，如果CP脉冲是周期性脉冲信号，则Q₂脉冲的频率是CP脉冲频率的，因此，计数器又可以实现分频的作用。

了解3位同步二进制加法器的工作原理可以通过分析工作波形的方式来解决，首先设3个触发器的初始状态为0，然后，每输入一个计数脉冲，根据J-K触发器的真值表分析出每个J-K触发器的输出状态，并画出相应的波形。输入N个计数脉冲后，所有触发器的输出状态回到0状态，则可以判断出计数器的进位值，显然，从图1-16波形图中，可以看出图1-15是一个3位同步二进制加计数器，从Q₂端看，能实现八进制计数。

图1-15 3位同步二进制加计数器

图1-16 3位同步二进制加计数器的工作波形

1.2.5 三态输出门与缓冲器

三态输出与缓冲是微机及微机应用系统中常用的技术，实现的逻辑器件称为三态输出门或缓冲器。

三态输出门电路可以输出3种状态：逻辑1、逻辑0及高阻状态，简称三态门。按照正逻辑讨论，逻辑1就是指高电平，一般为3.6V左右，逻辑0就是指低电平，一般为0V，所谓高阻状态是指输出端既不与电源的正端相连，也不与地端相连通，输出端对地电阻相当于无穷大，所以称之为高阻状态。三态门的关键是有一个控制端C，常用的四种三态门如图1-17所示，例如，最左边的三态门，当控制端C=0时，输出端处于高阻状态，而当控制端C=1时，三态门允许工作，输出F=A。

图1-17 4种类型的三态门

如果在并行输出寄存器的每一个输出Q端上连接一个三态门，这种并行输出寄存器就称之为三态缓冲寄存器，也称之为缓冲器，例如，在微型计算机的数据总线上，一般挂接许多输入设备，计算机在某一时间片段，只能与一个输入设备连通，其他设备的输出寄存器均处于高阻状态，起到了缓冲的作用。

在微处理器的数据总线上，由于数据总线上的数据既要从微处理器流出到存储器或输出设备，也要从外部流入到微处理器内部，所以，在计算机数据总线上具有双向三态门的结构。双向三态门的逻辑图如图1-18所示，当方向控制信号DIR=1时，上面的三态门工作，下面的三态门处于高阻状态，数据D_j传向D_i；当方向控制信号DIR=0时，下面的三态门工作，上面的三态门处于高阻状态，数据D_i传向D_j。

图1-18 双向三态门

1.2.6 二进制译码器

译码为编码的反过程，译码将编码时赋予代码的含义“翻译”过来，译码器的输出与输入有唯一的对应关系，当输入某一组代码时，对应输出端有一个特定的有效信号输出，有效信号可为高电平，也可以是低电平。实现译码的逻辑电路称为译码器，译码器分为二进制译码器和二-十进制译码器。

74LS138集成芯片是一个3线—8线的二进制译码器，输出有效电平是低电平。74LS138在计算机中常用于译码产生输入/输出的端口地址。74LS138的引脚图如图1-19所示，C、B、A分别是3位二进制的输入端。G₁、、是3个选通端，只有当G₁=1=0=0时，74LS138才能译码产生输出信号共8个输出端，哪一个输出端为有效的低电平，就取决于C、B、A所输入的3位二进制数，具体功能如表1-9所示。

图1-19 74LS138的引脚图

表1-9 74LS138的功能表

从功能表中我们可以看到74LS138的8个输出引脚，要么全为高电平（逻辑1），即芯片处于不工作状态；在正常工作时，只有一个为低电平（逻辑0），其余7个输出引脚全为高电平（逻辑1）。

1.3 计算机运算基础

1.3.1 数的定点表示法和32位浮点数标准格式

在微型计算机中，既可以实现定点运算，又可以实现浮点运算。

1.定点数的表示法

在计算机中，约定二进制数的小数点位置固定在某一位，原理上讲，小数点的位置固定在哪一位都行，但是，通常有两种定点格式，一是将小数点固定在数的最左边（即纯小数），二是固定在数的最右边（即纯整数），前者通常用作浮点数的尾数，后者通常被用在定点运算中。

例如，用宽度为n+1位的字来表示定点数X，其中X₀表示数的符号，例如1代表负数，0代表正数，其余位代表它的数位，对于任意定点数X=X₀X₁X₂…X_n，在定点计算机中可表示为：

① 如果X为纯小数，小数点固定在X₀与X₁之间，数X的表示范围为：

② 如果X为纯整数，小数点固定在X_n的右边，数X的表示范围为：

2.浮点数的表示法

任意一个十进制数N可以写成：

同样任意一个二进制数N可以写成：

例如，N=101.1101=2⁰⁰¹¹×0.1011101

其中，m为浮点数的尾数，是一个纯小数，e是比例因子的指数，称为浮点数的指数，是一个纯整数，比例因子的基数是一个常数，这里取值为2。

由上例可以看出，在计算机中存放一个完整的浮点数，应该包括阶码、阶符、尾数以及尾数的符号（数符）共4部分，如下所示：

现在，一般按照IEEE 754标准，

....