书名：网络工程师考试辅导教程pdf/doc/txt格式电子书下载

推荐语：全书内容涵盖了考试大纲规定的所有知识点，对考试大纲规定的内容有重点地进行了细化和深化。

作者：希赛教育软考学院编

出版社：电子工业出版社

出版时间：2015-06-01

书籍编号：30468186

ISBN：9787121262135

正文语种：中文

字数：307189

版次：1

所属分类：教材教辅-计算机类

版权信息

书名：网络工程师考试辅导教程

作者：希赛教育软考学院

ISBN：9787121262135

版权所有 · 侵权必究

前言

全国计算机技术与软件专业技术资格（水平）考试是由国家人力资源和社会保障部、工业和信息化部组织与领导的国家级考试，具有很高的权威性，但这同时也决定了其考试范围的广度和难度都比较大，使许多考生在复习和准备上都遇到了很多的难题。为帮助广大考生顺利通过考试，希赛教育软考学院组织编写了本书。

内容超值，针对性强

由于考试大纲规定的考试知识点体系庞大，对考生而言，要学习的内容很多。为此，希赛教育软考学院组织有关专家对考试大纲进行了深入的分析，在此基础上编写了本书，以作为计算机技术与软件专业技术资格（水平）考试中的网络工程师级别的考试辅导指定教材。

本书根据网络工程师的考试大纲编写而成，内容紧扣大纲，全面实用。本书在组织和写作上，倾注了作者们的许多精力和心血，相信能够对考生提高通过率，有效地完成“考试过关”提供帮助。考生可通过阅读本书，迅速掌握考试所涉及的知识点，全面梳理和系统学习考试大纲中的内容。

作者权威，阵容强大

希赛教育（www.educity.cn）专业从事人才培养、教育产品开发和教育图书出版，在职业教育方面具有极高的权威性。特别是在在线教育方面稳居国内首位，其远程教育模式得到了国家教育部门的认可和推广。

希赛教育软考学院（www.educity.cn/rk）是全国计算机技术与软件专业技术资格（水平）考试的顶级培训机构，拥有近20名资深软考辅导专家，负责考试大纲制定及软考辅导教材的编写工作。近年来共组织编写和出版了100多本软考教材，内容涵盖初级、中级和高级的各个专业，包括教程系列、辅导系列、考点分析系列、冲刺系列、串讲系列、试题精解系列、疑难解答系列、全程指导系列、案例分析系列、指定参考用书系列及一本通等11个系列。希赛教育软考学院的专家录制了软考培训视频教程、串讲视频教程、试题讲解视频教程和专题讲解视频教程4个系列的软考视频。其软考教材、软考视频和软考辅导为考生助考并提高通过率做出了突出贡献，在软考领域有口皆碑。特别是在高级资格领域，无论是考试教材，还是在线辅导和面授，希赛教育软考学院都独占鳌头。

本书由希赛教育软考学院编著，参加编写工作的有张友生、王勇、谢顺、刘洋波、桂阳、胡光超、邓旭光、左水林、胡钊源、王军和王玉罡。

在线测试，心中有数

上学吧（www.shangxueba.com）在线测试平台为考生准备了在线测试，其中有数十套全真模拟试题和考前密卷，考生可选择任意一套进行测试。测试完毕系统自动判卷，立即给出分数。

对于考生做错的地方，系统会自动记忆，待考生第二次参加测试时可选择“试题复习”。这样系统就会自动显示考生原来做错的试题，供重新测试，以加强记忆。

考生可利用上学吧在线测试平台的在线测试系统检查自己的实际水平，加强考前训练，做到心中有数，考试不慌。

诸多帮助，诚挚致谢

在本书的编写过程中参考了许多相关的文献和书籍，编者在此对这些参考文献的作者表示感谢。

感谢电子工业出版社的孙学瑛老师，她在本书的策划、选题的申报、写作大纲的确定，以及编辑和出版等方面付出了辛勤的劳动和智慧，给予了我们很多的支持和帮助。

感谢参加希赛教育软考学院辅导和培训的学员，正是他们的想法汇成了本书的原动力，他们的意见使本书更加贴近读者。

由于编者水平有限且本书涉及的内容很广，书中难免存在错漏和不妥之处，编者诚恳地期望各位专家和读者不吝指正，对此我们将十分感激。

希赛教育软考学院

2015年6月

第1章 计算机硬件基础

通过分析历年的考试题，本章主要考查以下知识点。

（1）机内代码及运算：包括数据的表示、进制的转换、原码、反码、补码、移码及逻辑运算等内容，其中原码、反码、补码是常出现的考点。

（2）计算机结构：包括计算机结构分类、硬件组成、寻址方式、流水线的工作原理、计算流水线的指令执行所需的时间及破坏流水线的执行因素等。

（3）存储器：包括存储器的存取方式、性能、种类、组成与地址编码，Cache基本知识，磁盘及SCSI、RAID等知识点，其中Cache知识、磁盘的相关计算和各种性能指标的计算是常出现的考点。

（4）输入/输出系统：包括输入/输出系统原理、I/O通道技术及设备总线、系统总线等方面的知识。

1.1 机内代码及运算

人人都知道计算机只处理二进制数据，二进制是最简单的进制方式，只有0和1两个基数，也就是说，计算机底层硬件只要能保持两个状态即可，这就使得计算机的底层设计变得简单，出错的概率也大为减小。当然，二进制数据使得表示和保存数据的长度大大增加，但是大规模和超大规模的集成电路使得这成为次要的问题，人们能在越来越小的芯片空间里容纳越来越多的电路。

另一方面，计算机为了处理方便，其内部存储数据的格式和我们看见的是不同的。

1.1.1 数的进制

本节主要介绍进制的表示方法及进制的转换，为后续IP地址及子网划分打好基础。

1.进制的表示法

R进制，通常说法就是逢R进1。可以用的数为R个，分别是0，1，2，…，R-1。例如十进制数的基数为10，即可以用到的数码个数为10，它们是0，1，2，3，4，5，6，7，8，9。二进制数的基数为2，可用的数码个数为2，它们是0和1。

为了把不同的进制数分开表示，避免造成混淆，采用下标的方式来表示一个数的进制，如十进制数56表示为（56）₁₀，八进制数42表示为（42）₈。

对于任意一个R进制数，它的每一位数值等于该位的数码乘以该位的权数。权数由一个幂R ^k表示，即幂的底数是R，指数为k，k与该位和小数点之间的距离有关。当该位位于小数点左边时，k 值是该位和小数点之间数码的个数；而当该位位于小数点右边时，k值是负值，其绝对值是该位和小数点之间数码的个数加1。

例如十进制数1234.56，其数值可计算如下：

1234.56=1×10³+2×10²+3×10¹+4×10⁰+5×10^-1+6×10^-2

例如二进制数l0100.01，其数值可计算如下：

10100.01=1×2⁴+1×2²+1×2^-2

2.进制的转换

1）R进制数转换成十进制数

按照上面的表示法，即可计算出R进制数十进制的值。

2）十进制数转换为R进制数

最常用的是“除以R取余法”。例如将十进制数94转换为二进制数。

将所得的余数从低位到高位排列（1011110）₂即可得到94的二进制数。

3）二进制数与八进制数、十六进制数之间的转换

将二进制数转换为八进制数，只要将每3个二进制数转换为八进制数即可；将二进制数转换为十六进制数，只要将每4个二进制数转换为八进制数即可。将八进制数转换为二进制数，只要将每个八进制数转换为3位二进制数即可；将十六进制数转换为二进制数，只要将每个十六进制数转换为4位二进制数即可。上面的转换都是以小数点作为计算数码个数的起点。八进制数和十六进制数转换可先转换为二进制数，然后再转换为目标进制。

1.1.2 原码、反码、补码、移码

一个正数的原码、补码、反码是相同的，负数则不同。先提一个问题：为什么在计算机中要使用这些编码方式呢?

1.原码

原码是将最高位用作符号位（0表示正数，1表示负数），其余各位代表数值本身的绝对值的表示形式。这种方式是最容易理解的。

例如，+11的原码是00001011，-11的原码是10001011。

但是直接使用原码在计算时却会有麻烦，比如（1）₁₀+（-1）₁₀=0，如果直接使用原码，则：

（00000001）₂+（1000001）₂=（10000010）₂

这样计算的结果是-2，也就是说，使用原码直接参与计算可能会出现错误的结果。所以，原码的符号位不能直接参与计算，必须和其他位分开，这样会增加硬件的开销和复杂性。

2.反码

正数的反码与原码相同。负数的反码符号位为1，其余各位为该数绝对值的原码按位取反。这个取反的过程使得这种编码称为“反码”。

例如，-11的反码为11110100。

同样对上面的加法使用反码的结果是：

（00000001）₂+（11111110）₂=（11111111）₂

这样的结果是负0，而在人们普遍的观念中，0是不分正负的。反码的符号位可以直接参与计算，而且减法也可以转换为加法计算。

3.补码

正数的补码与原码相同。负数的补码是该数的反码加1，这个加1就是“补”。

例如，-11的补码为11110100+1=11110101。

再次做加法是这样的：

（00000001）₂+（11111111）₂=（00000000）₂

直接使用补码进行计算的结果是正确的。注意到我们这里只是举例，并非证明。

对一个补码表示的数，要计算其原码，只要对它再次求补，即可得该数的原码。

由于补码能使符号位与有效值部分一起参与运算，从而简化运算规则，同时它也使减法运算转换为加法运算，进一步简化计算机中运算器的电路，这使得在大部分计算机系统中，数据都使用补码表示。

4.移码

移码（又叫增码）是符号位取反的补码，一般用作浮点数的阶码，引入的目的是为了保证浮点数的机器零为全0。

例如，X=+1011[X]移=11011

X=-1011[X]移=00101

1.1.3 逻辑运算符

逻辑运算主要包括逻辑加法、逻辑乘法、逻辑否定和逻辑异或。

1.逻辑加法

逻辑加法（“或”运算）通常用符号“+”或“∨”来表示。逻辑加法的运算规则如下：

0+0=0，0∨0=0

0+1=1，0∨1=1

1+0=1，1∨0=1

1+1=1，1∨1=1

从上式可见，逻辑加法有“或”的意义。也就是说，在给定的逻辑变量中，A或B只要有一个为1，其逻辑加的结果为1；二者都为1，则逻辑加为1。

2.逻辑乘法

逻辑乘法（“与”运算）通常用符号“×”或“∧”或“·”来表示。逻辑乘法的运算规则如下：

0×0=0，0∧0=0，0·0=0

0×1=0，0∧1=0，0·1=0

1×0=0，1∧0=0，1·0=0

1×1=1，1∧1=1，1·1=1

不难看出，逻辑乘法有“与”的意义。它表示只当参与运算的逻辑变量都同时取值为1时，其逻辑乘积才等于1。

3.逻辑否定

逻辑非运算又称逻辑否运算，其运算规则如下：

┐0=1（非0等于1）

┐1=0（非1等于0）

4.异或运算

异或运算（半加运算）通常用符号“⊕”表示，其运算规则如下：

0⊕0=0 0同0异或，结果为0

0⊕1=1 0同1异或，结果为1

1⊕0=1 1同0异或，结果为1

1⊕1=0 1同1异或，结果为0

即两个逻辑变量相异，输出才为1。

1.2 计算机结构

计算机结构主要包括计算机体系结构与组成结构、CPU特性、指令系统、流水线技术，以及并行技术等方面的知识。

1.2.1 计算机结构分类

计算机体系结构是计算机系统的概念性结构和功能特性。而常见的分类法包括Flynn和冯氏分类两种。

（1）Flynn分类法：它是根据指令流、数据流和多倍性3方面进行分类的，如表1-1所示。

表1-1 Flynn分类法

（2）冯氏分类法：以计算机系统在单位时间内所能够处理的最大二进制位数分类。它将系统分为字串位串（字宽=1，位宽=1）、字并位串（字宽>1，位宽=1）、字串位并（字宽=1，位宽>1）、字并位并（字宽>1，位宽>1）4种。

1.2.2 计算机的硬件组成

迄今为止，计算机硬件系统还是依照冯·诺依曼所设计的体系结构，即由运算器、控制器、存储器、输入设备和输出设备五大部件组成，如图1-1所示。

图1-1 计算机硬件组成结构示意图

其中，运算器和控制器组成中央处理器（CPU）。运算器负责完成算术、逻辑运算功能，通常由ALU（算术/逻辑单元）、寄存器、多路转换器、数据总线组成；控制器则负责依次访问程序指令，进行指令译码，并协调其他设备，通常由程序计数器（PC）、指令寄存器、指令译码器、状态/条件寄存器、时序发生器、微操作信号发生器组成。

程序计数器（PC）存放CPU下一条要执行的指令地址，在顺序执行中当其内容送到地址总线时会自动加1，指向下一条将要运行的指令地址。

指令寄存器（IR）用来保存当前正在执行的一条指令，而指令一般包括操作码和地址码两部分。指令寄存器存储的是指令码，位数取决于编码时规定的指令长度。

计算机执行一条指定的指令时，必须首先分析这条指令的操作码是什么，以决定操作的性质和方法，然后才能控制计算机其他各部件协同完成指令表达的功能。这个分析工作由指令译码器来完成。

状态/条件寄存器（Program Status Word，PSW）保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志、运算结果溢出标志、运算结果为零标志、运算结果为负标志、中断标志、方向标志和单步标识等。

总线是一种内部结构，它是CPU、内存、输入/输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路与总线相连接，从而形成了计算机硬件系统。

系统总线包含3种不同功能的总线，即数据总线（Data Bus，DB）、地址总线（Address Bus，AB）和控制总线（Control Bus，CB）。

● 数据总线（DB）用于传送数据信息。

● 地址总线（AB）是专门用来传送地址的。

● 控制总线（CB）用来传送控制信号和时序信号。

1.2.3 寻址方式

在计算机中需要编址的设备主要有运算器中的通用寄存器、主存储器和输入/输出设备3种。寻找操作数及数据存储单元的方法称为寻址方式，它主要涉及前两者。常见的寻指方式有如下几种。

1.立即寻址

立即寻址方式通常直接在指令的地址码部分给出操作数。立即寻址方式通常仅仅用来指定一些精度要求不高的整型常数。

2.寄存器寻址

指令在执行过程中所需要的操作数来源于寄存器，运算结果也写回到寄存器中，这种寻址方式在所有的RISC计算机及大部分的CISC计算机中得到广泛应用。它有寄存器直接寻址与间接寻址之分。

3.主存寻址

主存寻址是所有计算机中普遍采用的一类寻址方式，其寻址种类也最为复杂。主存寻址方式主要包括直接寻址方式、间接寻址方式和变址寻址方式3种类型。

（1）直接寻址方式：在指令中直接给出参与运算的操作数或运算结果所存放的主存地址，即在指令中直接给出有效地址。

（2）间接寻址方式：在指令中给出操作数地址的地址，必须经过两次或两次以上的访问主存储器操作才能得到操作数。间接寻址可以只进行一次，也可以连续进行多次。

（3）变址寻址方式：采用变址寻址方式时，需要设置一个或多个变址寄存器。变址寄存器的长度由主存储器的寻址空间决定，例如，主存储器的寻址空间为4GB，则变址寄存器的长度需要32位。也可以把某一个或几个通用寄存器兼作变址寄存器来使用。变址寄存器的主要作用是存放数组的基地址。

图1-2中直观地说明了这几种寻址方式的寻址过程。

图1-2 寻址示意图

1.2.4 RISC与CISC

为了提高操作系统的效率，人们最初选择了向指令系统中添加更多、更复杂的指令这种方式来实现，而且随着不断地升级和向后兼容的需要，指令集也越来越大。这种类型的计算机，我们称为复杂指令计算机（CISC）。后来研究发现，计算机指令系统如果使用少量结构简单的指令，就会提高计算机性能，这就是精简指令集计算机（RISC）。计算机执行程序所需的时间 P 由三方面因素决定，即编译后产生的机器指令数 I、执行每条指令所需的平均周期数CPI，以及每个机器周期的时间T。它们的关系是P=I×CPI×T。而RISC正是通过简化指令的途径使计算机结构更合理，减少指令执行周期数，提高运算速度的。虽然 RISC 编译后产生的机器指令数（I）增多了，但指令所需的周期数（CPI）和每个周期的时间（T）都可以减少。它与CISC可谓各有特色，如表1-2所示。

表1-2 RISC与CISC的区别

典型的RISC处理器包括：DEC的Alpha 21164，IBM的Power PC620，HP的PA-8000，SGI MIPS分部的TS，以及Sun的Ultra SPARC。目前RISC处理器技术的发展方向是采用并行处理技术（包括超级流水线、超级标量、超长指令字）大幅度地提高运算速度。

1.2.5 流水线技术

流水线技术是通过并行硬件来提高系统性能的常用方法，这是一种任务分解技术，即把一个任务分解为若干个顺序执行的子任务，不同的子任务由不同的执行机构来负责执行。这些执行机构可以同时并行工作，其工作原理示意如图1-3所示。

图1-3 流水线工作原理示意

1.计算执行时间

假定有某个类型的任务可分成 N 个子任务，完成每个子任务需要时间 t，则完成该任务所需的时间为Nt。若以传统的方式，则完成k个任务所需的时间是kNt；使用流水线技术执行的时间是Nt+（k-1）t。也就是说，除了第一个任务需要完整的时间外，其他任务都通过并行技术节省了大量的时间，只需一个子任务的单位时间即可。

另外要注意的是，如果每个子任务所需的时间不同，则其速度取决于其执行顺序中最慢的那一个（即流水线周期值等于最慢的那条指令的周期），要根据实际情况进行调整。

例如，若指令流水线把一条指令分为取指令、分析和执行3个部分，且3个部分的时间分别是取指令2 ns、分析2 ns及执行1 ns。那么最长的是2 ns，因此100条指令全部执行完毕所需要的时间就是（2+2+1）+（100-1）×2=203（ns）。

另外还应该掌握几个关键的术语，如流水线的吞吐率（任务数/完成时间）和加速比（未采用流水线的执行时间/采用流水线的执行时间）。

2.影响流水线的主要因素

如图1-3所示，流水线的关键在于“重叠执行”。因此，如果这个条件不能够满足，流水线就会被破坏，这种破坏主要来自如下几种情况。

（1）转移指令：因为前面的转移指令还没有完成，流水线无法确定下一条指令的地址，因此也就无法在流水线中添加这条指令。从这里的分析可以看出，无条件跳转指令是不会影响流水线的。

（2）共享资源访问的冲突：后一条指令需要使用的数据与前一条指令发生了冲突，或者相邻的指令使用了相同的寄存器，这也会使得流水线失败。

（3）响应中断：当有中断请求时流水线也会停止，这种情况有两种响应方式，一是立即停止，即精确断点法，这种方法能够立即响应中断；二是流水线中的指令继续执行，不再新增指令到流水线，即不精确断点法。

1.3 存储器

在计算机系统中，存储器是用来保存原始数据、操作数据、结果数据的重要设备，主要分为主存储器、辅存储器、Cache 3种。本部分的知识主要包括存储器的存取方式、性能等特征，存储器的种类、组成与编码，Cache基本知识，磁盘及SCSI、RAID等。

1.3.1 存储器系统特征

本知识点的要点在于了解4种存取方式的异同及表示，掌握存储器带宽的计算方式，从概念上了解存取时间和数据传输率的意义。

1.存储器的存取方式

存储器的基本存取方式如表1-3所示。

表1-3 存储器的基本存取方式

2.存储器的性能

● 存取时间：对于随机存取，是完成一次读/写所用的时间；对于非随机存取，是将读/写装置移动到目的位置所用的时间。

● 存储器带宽：每秒钟的访问位数。通常存储器周期为纳秒级（ns，即 10^-9秒），因此通常计算公式是1/存储器周期×每周期可访问的字节数。例如，存储器周期是200 ns，每个周期可访问4B，则带宽=1s/200 ns×（4B×8）=160 Mbit/s。

● 数据传输率：每秒输入/输出的数据位数。随机存取的传输率 R=1/存储器周期；非随机存取读/写N位所需的平均时间=平均存取时间+N位/数据传输率。

1.3.2 主存储器基础

本部分内容包括存储器的种类、组成与编码。

1.存储器分类

传统意义上存储器分为RAM（Random Address Memory）和ROM（Read Only Memory），RAM是随机存储器，数据可读可写，一旦掉电，数据将消失。和ROM的命名方式不同，随机存储器强调的并非是它的可读可写特性，而是它的“随机”特性，也就是通过地址和数据总线，中央处理器可以“随机”读/写存储器某个字节的内容。ROM是只读存储器，掉电后数据依然保存。在个人计算机中，典型的ROM是BIOS，它里面是个人计算机的硬件检测和引导程序。事实上，有多种不同类型的存储器，新的产品不断出现，正在打破通常意义上的RAM和ROM的分界线。既可读可写，又能掉电后仍保持数据的存储器已经出现，有的资料称其为“混合”类型。

RAM有静态和动态两种。最常用的动态RAM需要定时刷新电路才能保持数据，而静态RAM上电后信息不丢失，无须刷新过程，所以速度上有优势，而且不需要额外刷新电路，常作为芯片中的Cache使用。而动态RAM集成度高、成本低，因而得到了广泛的应用。

● PROM（可编程ROM）：这种ROM可写一次，写完后就不能再更改了。

● EPROM（可擦除可编程ROM）：这种ROM可多次擦除和重写，擦除工作由紫外线照射来完成。

● EEPROM（可擦除可编程ROM）：使用电信号即可擦除的ROM，可多次重写。

普通的ROM最便宜，适合于已经成型和经过严格测试的大量生产的情况。而在开发的阶段，使用EEPROM则可以减少程序的烧录时间，提高开发效率，节约开发成本。

● Flash（闪存）：在嵌入式系统中，还会经常利用Flash，它的特征和EEPROM相同，又有EPROM的高集成性，加上成本低廉，因而广泛应用于掌上电脑和手机等嵌入式系统。它的特点是擦除和写信息必须是按照数据块来操作的。这和普通的随机存储内存不同。

● NVRAM：非挥发性RAM，这实际上是静态RAM加上电池。加电时，它的表现和静态RAM一样；失去电力时，由电池供电以保持其中的内容不丢失。由于成本高昂，所以其容量非常小，通常只有几百字节。

几种存储器之间的比较如表1-4所示。

表1-4 几种存储器之间的比较

2.组成

实际的存储器由一片或多片存储器配以控制电路构成，其容量为 W×B，W 是存储单元（Word，即字）的数量；B表示每个Word由多少bit（位）组成。如果某一芯片的规格为w×b，则组成W×B的存储器需要用（W/w）×（B/b）片这种芯片，如图1-4所示。

图1-4 主存储器的组成

3.地址编码

主存储器采用随机存取方式，需对每个数据块进行编码，数据块以 Word 为单位来标识。即每个字一个地址，通常采用十六进制表示。例如，按字节编址，地址从 A4000H～CBFFFH，则表示有（CBFFF-A4000）+1字节，即28000H（163 840）字节，等于160 KB。

要注意的是，编址的基础可以是字节，也可以是字（字由一个或多个字节组成）。要计算地址位数，首先应计算要编址的字或字节数，然后求2的对数即可得到。

1.3.3 Cache

由于在CPU与存储系统之间存在数据传送带宽的限制，因此设置Cache（高速缓冲存储器，简称“高速缓存”，通常速度比内存快），以提高整体效率。但由于成本高，因此其容量要比内存小得多。由于Cache为高速缓存，使用存储频繁访问内存中的数据，因此与Cache单元地址转换需要由稳定且高速的硬件来完成。

1.原理、命中率和失效率

使用Cache改善系统性能的主要依据是程序的局部性原理，即一段时间内执行的语句通常集中于某个局部。通过将访问集中的内容放在速度更快的Cache中，CPU在需要数据时先查找Cache，未找到再访问内存。

如果Cache的访问命中率为h（通常1-h就是Cache的失效率），访问周期时间是t1，主存储器的访问周期时间是t2，则整个系统的平均访存时间就应该是：

t3=h×t1+（1-h）×t2

从中可以看出系统的平均访存时间与命中率有密切的关系，灵活地应用这个公式可以计算出所有情况下的平均访存时间。

例如，假设某流水线计算机主存的读/写时间为100ns，有一个指令和数据合一的Cache。已知该Cache的读/写时间为10ns，取指令的命中率为98%，取数据的命中率为95%，并且在执行某类程序时约有1/5指令需要存/取一个操作数。再假设指令流水线在任何时刻都不阻塞，则设置Cache后每条指令的平均访存时间约为多少?这是应用公式的一道简单数学题。

（2%×100ns+98%×10ns）+1/5×（5%×100ns+95%×10ns）=14.7ns

2.映射机制

分配给Cache的地址存放在一个相连存储器（CAM）中，CPU发生访存请求时会先让该存储器判断所要访问的字的地址是否在Cache中。如果在，则直接使用。这个判断的过程就是Cache地址映射，其速度应该尽可能快。常见的映射方法有直接映射、全相连映射和组相连映射3种，其原理如图1-5所示。

图1-5 常见的Cache映射方法原理

● 直接映射：是一种多对一

....